Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt

摘要: Die Erfindung betrifft eine Schaltungsanordnung fur die elektrische Nachrichtentechnik zum Synchronisieren der Flanken von Binarsignalen mit einem Takt mittels taktflankengesteuerter Delay-Flipflops, wobei Bitfolgefrequenz Binarsignale Taktfrequenz ubereinstimmt. Das Binarsignal wird ersten (FF 1 ) und zweiten 2 Flipflop zugefuhrt, dem unmittelbar, uber Verzogerungsschaltung (V). Diesen Flipflops ist ein bistabiler Komparator (K) nachgeschaltet, bei ungleichen Signalen den beiden Exklusiv-Oder-Gatter (G 1) umpolt. Dem ausserdem drittes 3 an dessen Ausgang das synchronisierte abgenommen wird. Gegenuber einer bekannten kommt es zu keiner Verfalschung des Binarsignals, wenn wegen eines Jitters einmal vor nach aktiven Taktflanken liegen.