摘要:
参考文章(35)
Srinivas Devadas, A. Richard Newton, Pranav Ashar, Sequential Logic Synthesis ,(1991)
Ellen Marie Sentovich, Robert K. Brayton, Sequential circuit synthesis at the gate level University of California, Berkeley. ,(1993)
Ieee Standards Board, IEEE standard verilog hardware description language The Institute of Electrical and Electronics Engineers. ,(2001)
Dariusz Kania, Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL Zeszyty Naukowe. Elektronika / Politechnika Śląska. pp. 5- 212 ,(2004)
E. M. Sentovich, SIS : A System for Sequential Circuit Synthesis CTIT technical reports series. ,(1992)
Martin Bolton, Digital systems design with programmable logic Addison-Wesley Longman Publishing Co., Inc.. ,(1990)
S. Devadas, A.R. Wang, A.R. Newton, A. Sangiovanni-Vincentelli, Boolean decomposition in multi-level logic optimization international conference on computer aided design. pp. 290- 293 ,(1988) , 10.1109/ICCAD.1988.122513
R. Wiśniewski, Synteza mikroprogramowanych układów sterujących ze współdzieleniem kodów z wykorzystaniem dekodera adresów Pomiary Automatyka Kontrola. pp. 38- 40 ,(2006)
Philip R. Moorby, Donald E. Thomas, The Verilog® Hardware Description Language ,(1990)
E. Sapiecha, J. Łach, B. Zbierzchowski, Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne. pp. 81- 86 ,(2003)